FC2ブログ

[NEEK][LCD表示]ALTPLL追加したらSimが激遅

SOPCB構成について、以下のサンプルを見ると、LCD表示回路(Video Pipeline)のクロックはPLLが出力した100MHzを
使っているようだ。

cycloneIII_embedded_evaluation_kit_picture_viewer_sopc.sopc*
C:\Altera\80\kits\cycloneIII_3c25_niosII\demos\picture_viewer\cycloneIII_embedded_evaluation_kit_picture_viewer_sopc.sopc

NEEKは外部オシレータから50MHz印加されるので、100MHzを使うにはPLLが必要。
SOPCBでAvalon ALTPLL v9.1なるものを追加。2逓倍で100MHzを出力させ、全てPLL出力クロックで動作するよう設定。

ALTPLLモジュールを使うためには、altera_mf.vが必要みたいなので追加でコンパイル。
加えて、必要そうなcycloneiii_atom.vもコンパイル。
そうしたら、PLL無し時のRTL-Sim実行時間の3倍くらい時間がかかる。しかもvcdも3.8GBとデカスギ。

3801420696 Feb 2 17:54 sopcb_test.vcd

 ・余計なcycloneiii_atom.vをコンパイルしたからか?
  でも不要なモジュールだったら、コンパイルされてても動かない訳だから関係ないだろう。
    → コンパイルしないと必要なモジュール不足でエラー出たのでこのファイルも必要。

 ・ALTPLLのモデルの問題?
  RTLモデルな訳だから、1つのモジュールでこんな重くないだろ・・・と思うが。

 ・ALTPLL設定の最後で「Generate Netlist」にチェックしたから、もしかしてGateモデルになってる?
    → チェック外しても出力されるVerilogに違いは無いみたい。サイズ的には。

 ・Avalon ALTPLLでなくて、もう1つのふつーの(?)PLL使えば軽いのかな?
    → もう1つのPLLというモジュールを使ってみた・・・
      vcdサイズは以下・・・なんだこれ?

6602874733 Feb 2 21:53 sopcb_test.vcd

ModelSim-Alteraを使っているが、ログに「10000ステートを超えた」とかMSG出ないし、Sim速度制限は
かかってないみたい。だとすると頑張ってもこの時間か。2.5msのSimだから長いと言えば長いのだが、
PLL有無でこんなに時間差、vcd容量差があるとは。

(2010/2/3追記)
PLL無しでやってみるとvcdは550MB程度と、1/10くらいになった。
Simはこのまま進めて、実機確認の時だけPLLを含める事にしよう。

554058520 Feb 3 20:03 sopcb_test.vcd
スポンサーサイト



カレンダー
01 | 2010/02 | 03
- 1 2 3 4 5 6
7 8 9 10 11 12 13
14 15 16 17 18 19 20
21 22 23 24 25 26 27
28 - - - - - -
累積訪問者
現在の訪問者
現在の閲覧者数:
最新記事
最新トラックバック
最新コメント
月別アーカイブ
カテゴリ
プロフィール

bobgosso

Author:bobgosso
FPGAのブログへようこそ!

検索フォーム
RSSリンクの表示
リンク
ブロとも申請フォーム

この人とブロともになる

QRコード
QRコード