FC2ブログ

[NEEK][動画再生]MMC/SPI FatFsを組み込む

以前よりNEEK先輩として拝見させて頂いている、とんずら雑記RさんのHPからMMC/SPIを拝借し、組み込む事にした。
やりたい事は、NEEKで動画再生。これまで[NEEK][LCD表示]という表題でブログ書いて来て、まだLCD表示は終わって
ないけど、気まぐれに作業開始。いずれは、とんずら雑記Rさんが投稿したニコ動のようにNEEKで動画を再生したい。

■MMC/SPIを組み込む
 ・以下HPからデータ拝借。元データは長船さんご提供とのこと。
  (とんずら雑記Rさん、長船さん有難く使わせて頂きます。)

    http://www.ujiya-denshi.com/adiary/adiary.cgi/0136

  解凍すると、HWデータとSWデータ有り。SWデータはこれまたChaNさんご提供のFatFsとのこと。
  これもいずれ使いたいが、まだまだ私の実力では解読不可能。動画再生する際必要になったら勉強しよう。

 ・Quartus > SOPCB > 左のComponent Library画面の最上段「New Component」をダブルクリック。
            > Component Editor開く > File > _IP_MF/*.tclを開く。

 ・なぜかコンポーネントの追加でエラー。とんずら雑記Rさんのデータはv8.1確認済みとなっているため、
  試しにQuartus、Nios IDE両方のv8.1をインストールしてSOPCB起動したら今度は以下のMSGウィンドウが出て、
  起動すらしてくれない。v9.1使ってても何度か出た事あるが、何回かSOPCB起動してると何故か起動してたので
  今まで放っといた。
      Could not create the java virtual machine
  資料のQuartus対象バージョン古いが、解決法の通りSunのHPで適切なパッチを探すが、どれやら分からず断念。
    http://www.altera.com/literature/rn/rn_qts_30sp1.pdf
    page21
  再度Quartus v9.1での解決法を探していた所、以下長船さんのHPの2項目目に「... associatedClock ...」の
  Tclコマンドに関する不具合があるとか。
     http://543.teacup.com/HarukaBBS/bbs/324
  関係無いのかもしれないが試しに、_IP_MF/*.tclファイル内の「ASSOCIATED_CLOCK」に該当する行を全て削除。
  そうしたら、Component Editorで読み込んでもエラー出なくなった。

 ・*.tcl読み込んだ後、「ASSOCIATED_CLOCK」の行を削除したせいか、IPの各種I/Fのクロック設定がnoneになって
  いるので、手作業で全てclkを選択してFinishしたら無事(かどうかは不明だが)、新コンポーネント追加完了。
    → Interface Protocolsの欄が作成され、MMC_SPIが追加されている。

 ・後はいつも通りに、回路内に追加し、Avalon_slave_0部へMasterから接続してやる。
  IP仕様理解するため、これまで同様Simやってる最中。

SWデータの方も、Nios IDE環境へファイルコピーし、組み込んだつもりが、不足データがあるようでエラーになる。
なんかやり方がまずいのかな。itron.hとかが不足しているとIDEからエラーのツッコミ受けてしまう。
Webで探して来て、いろいろ追加していっても不足がなくならないので、とりあえず諦めた。
まずはHWデータの方を解読して行く事にしよう。

(2010/2/16追記)
■SPIポート設定
 これ見ると、「Mode 0(CPHA=0, CPOL=0)が適当」とある。「Mode 3でも多くは動作が可能」ともある。
  http://elm-chan.org/docs/mmc/mmc.html

 Mode 0の意味は以下HP参照して次の通り。
  http://todotani.cocolog-nifty.com/blog/2009/08/arduinospi-cfa2.html

   * クロック極性(CLPOL):クロック停止(アイドル)状態状態にてクロック信号が
                Low/Highのどちらを取るか
   * クロック位相(CPHA):入出力データーの取り込み・送出をクロックの立ち上がり・
                立ち下がりのどちらで行うか

   * CPOL = 0:アイドル時SCKをLowレベルに保持(正パルスのクロックを生成)
   * CPHA = 0:クロックの立ち上がりでMISO(入力)をサンプリング、クロックの
         立ち下がりでMOSI(出力)を次のデーターに切り替える

 何も設定無しでSimすると以下動作。Mode 0でないみたいだけどまずはこれでやってみる。
   SCK定常状態: H固定
   ラッチエッジ: SCK立ち上がり
   送出エッジ : 確認中
スポンサーサイト



カレンダー
01 | 2010/02 | 03
- 1 2 3 4 5 6
7 8 9 10 11 12 13
14 15 16 17 18 19 20
21 22 23 24 25 26 27
28 - - - - - -
累積訪問者
現在の訪問者
現在の閲覧者数:
最新記事
最新トラックバック
最新コメント
月別アーカイブ
カテゴリ
プロフィール

bobgosso

Author:bobgosso
FPGAのブログへようこそ!

検索フォーム
RSSリンクの表示
リンク
ブロとも申請フォーム

この人とブロともになる

QRコード
QRコード