FC2ブログ

[NEEK][動画再生]altera_reserved_tckのremoval違反が消えない

SDカードの初期化ができ、以前やった1Frame分のSGDMAデスクリプタチェーン作成も成功。
内蔵SRAMをVRAMにして、CPUから適当な画素を書いた場合ではそれらしく動作している。
内蔵SRAMでは1Frame分の領域を確保出来ないので、DDR SDRAMを使うことに。

DDRコントローラを搭載してコンパイルすると、altera_reserved_tckのremoval違反だけ
発生。(同期エッジに対するHoldの考えと同様、非同期エッジに対してはremovalと言う)

  ・altera_reserved_tckに対しては10MHzのクロック設定。
  ・占有率は各種30%程度だが、なぜかremoval違反。
   (遅延を突っ込めば良いだけのような気がするが)
  ・LCDモニタへ繋がるVideo Pipeline回路は100MHzのままで、
   他を一切合財12MHz程度まで下げても違反変わらず。
  ・何となく、NiosIIのJTAG Debug moduleを無しにしても同じ。
  ・AdvisorのHoldに冠する項目を守っても結果同じ。

あれこれ悩んで、Global Clockが自動的に設定される様だから、余計な制約が付いて、
タイミングFIXが困難になってるのか?と思い、OFFへ。
  Assignment > Setting > Fitter Setting > More Setting
        > Auto Global Clock = OFFへ変更。

すると、Removal違反は消えて、今度はHold違反が。一応進展?というかヒントは掴めた。

(201011/22追記)
設定をHPC IIに変えてみたら、タイミング違反消えた。
HPC IIもユーザガイド見た限り、DDRコントローラとして使えるようだけど。
単に性能UPしたってことかな?まあ作業進めてみよう。
スポンサーサイト



カレンダー
10 | 2010/11 | 12
- 1 2 3 4 5 6
7 8 9 10 11 12 13
14 15 16 17 18 19 20
21 22 23 24 25 26 27
28 29 30 - - - -
累積訪問者
現在の訪問者
現在の閲覧者数:
最新記事
最新トラックバック
最新コメント
月別アーカイブ
カテゴリ
プロフィール

bobgosso

Author:bobgosso
FPGAのブログへようこそ!

検索フォーム
RSSリンクの表示
リンク
ブロとも申請フォーム

この人とブロともになる

QRコード
QRコード