FC2ブログ

[NEEK][動画再生]setup違反が消えない > SGDMAバースト設定無しで消えた

Qsysのサンプルデザインを利用して周辺回路を加えて行き、LCDが光るところまで完成。
つまりVideo Sync Generatorを含む、Video Pipeline(って呼ぶのかな?)を追加。
しかし、setup違反は残ったまま。
クロック設定はLCDには100MHzクロックを印加する必要あるはずだから、Video Pipeline部
(Pixel FIFO以降)はDDR SDRAMコントローラで作ったクロック出力を使用。
その他は全て外部オシレータ50MHzから供給。

この状態でsetup違反が残ってしまっている。
最悪パスはこれ。

slack: -1.207
From Node: eth_std_main_system:eth_std_main_system_inst|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped
To Node: eth_std_main_system:eth_std_main_system_inst|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_burst_adapter_min:the_min|Selector5~1_OTERM11
Launch Clock: eth_std_main_system_inst|sdram|eth_std_main_system_sdram_controller_phy_inst|eth_std_main_system_sdram_phy_inst|eth_std_main_system_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]
Latch Clock: eth_std_main_system_inst|sdram|eth_std_main_system_sdram_controller_phy_inst|eth_std_main_system_sdram_phy_inst|eth_std_main_system_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]



インスタンスパスにある「burst_adapter」や「altera_avalon_st_clock_crosser」
という単語から、なんとなく以下設定を変えてみたら、setup違反が消えた。
  SGDMA > enable burst transferをOFFにする。
スポンサーサイト



カレンダー
06 | 2011/07 | 08
- - - - - 1 2
3 4 5 6 7 8 9
10 11 12 13 14 15 16
17 18 19 20 21 22 23
24 25 26 27 28 29 30
31 - - - - - -
累積訪問者
現在の訪問者
現在の閲覧者数:
最新記事
最新トラックバック
最新コメント
月別アーカイブ
カテゴリ
プロフィール

bobgosso

Author:bobgosso
FPGAのブログへようこそ!

検索フォーム
RSSリンクの表示
リンク
ブロとも申請フォーム

この人とブロともになる

QRコード
QRコード