FC2ブログ

[NEEK]エルセナVIPデモを動かす(1)

http://www.elsena.co.jp/elspear/verification/demo_1_1.html

http://www.alterawiki.com/wiki/Altera%27s_Video_and_Image_Processing_Suite_Demo_on_the_NEEK

エルセナさんの記事を見た。面白そうなので、やってみたい。
これ無償ツール(Web Edition)だけで出来るのかな?

 ・上記の2番目のURLから、以下のデータを入手。
  現在、uClinuxをやるためにv10.1を使ってる。
http://www.alterawiki.com/uploads/4/45/NEEK_VIP_demo_LCD_SVGA_v91_2.zip

 ・解凍して、QuartusIIで開き、SOPC BuilderでGenerateしてみると以下エラー。

Error: Error: Family name "Cyclone IV GX" is illegal



 ・この資料page5にKnown Issueとして載ってる。なんだかバグっぽい。
http://www.altera.com/literature/rn/rn_qts.pdf

 ・work aroundとしてCyclone IV GXをインストールしろって言ってるけど、
  よくわからんので、QuartusII v11.1をインストールして、Qsys版のデータ
  使った方がはやそう。
http://www.alterawiki.com/uploads/3/33/NEEK_VIP_demo_LCD_v110_Qsys_v11.0.zip

 ・ブログをこちょこちょ書いているうちにv11.1のインストールが終わった。
  (なぜか32bit版しかインストールされてない。なぜだ?64bitも入ると思ったのに)
  新PCにしてSATA6GbpsのRAID0組んでから動作はやくて快適。

 ・QsysでのGenerate、Quartusでのコンパイルがエラー無く完了。
    Z68マシン、OC無し
    QuartusII Web Edition v11.1 32bit Build 173
    Quartusコンパイル時間=21:01
  しかしSetup違反あり。

cycloneIII_3c25_niosII_video_qsys_instance|vip_subsystem|ddr_sdram|cycloneIII_3c25_niosII_video_qsys_vip_subsystem_ddr_sdram_controller_phy_inst|cycloneIII_3c25_niosII_video_qsys_vip_subsystem_ddr_sdram_phy_inst|cycloneIII_3c25_niosII_video_qsys_vip_subsystem_ddr_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[0] -1.481 -84.529


 ・Optimization Technique = AREA -> SPEEDへ変更して再コンパイル。
    Quartusコンパイル時間=20:14
  Setup違反は消えて、altera_reserved_clockのremoval違反のみになった。

altera_reserved_tck -1.767 -1.767


  未だにこの違反のMETさせる方法が分からない。
  ちなみにFitterレポートはこれ。Total Logic Element 100%ってぎりぎりだな。


Fitter Status Successful - Wed Nov 23 21:51:08 2011
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Web Edition
Revision Name cycloneIII_3c25_niosII_video
Top-level Entity Name cycloneIII_3c25_niosII_video
Family Cyclone III
Device EP3C25F324C6
Timing Models Final
Total logic elements 24,601 / 24,624 ( 100 % )
Total combinational functions 22,012 / 24,624 ( 89 % )
Dedicated logic registers 17,520 / 24,624 ( 71 % )
Total registers 17624
Total pins 193 / 216 ( 89 % )
Total virtual pins 0
Total memory bits 246,168 / 608,256 ( 40 % )
Embedded Multiplier 9-bit elements 49 / 132 ( 37 % )
Total PLLs 2 / 4 ( 50 % )

スポンサーサイト



カレンダー
10 | 2011/11 | 12
- - 1 2 3 4 5
6 7 8 9 10 11 12
13 14 15 16 17 18 19
20 21 22 23 24 25 26
27 28 29 30 - - -
累積訪問者
現在の訪問者
現在の閲覧者数:
最新記事
最新トラックバック
最新コメント
月別アーカイブ
カテゴリ
プロフィール

bobgosso

Author:bobgosso
FPGAのブログへようこそ!

検索フォーム
RSSリンクの表示
リンク
ブロとも申請フォーム

この人とブロともになる

QRコード
QRコード