FC2ブログ

[Quartus]コンパイル時間比較(Subscription vs Web Edition)

■ツールバージョン
[1]Subscription: QuartusII 64bit 11.1 Build173 11/01/2011 SJ Full Version
[2]Web Edition: QuartusII 32bit 11.1 Build173 11/01/2011 SJ Web Version

■Subscription用オプション設定
<1>Compilation Process Setting > Maximum Processors Allows = 4
<2>Compilation Process Setting > Incremental Compilation > Rapid Recompile = ON

■サンプルデザイン構成概要
 対象ボード: NEEK
 回路構成: 50MHzバス=On chip SRAM、UART、PIO、Avalon-MM Tristate Bridge、
                   Generic Tristate Controller(外部SSRAM I/F)

         100MHzバス=SPI Master(SDカードI/F)、On chip SRAM、SGDMA(SD->DDR)、
                    DDR Controller、Avalon-MM Pipeline Bridge
                    NiosII /f、ALTPLL、カスタム命令(YUV2RGB)、
                    Avalon-MM Clock Crossing Bridge、SGDMA(DDR->LCD)、
                    Altera Video Pipeline(Pixcel FIFO、Data Format Adapter、
                    Timing Adapter、Pixcel Converter、Video Sync Generator)

■コンパイル時間1([1]+<1> vs [2])
[1]、[2]:
Compile Design 7:40(合計)、9:28(合計)
Analysis & Synthesis 4:12、4:18
Fitter 1:34、3:02
Design Assistant 0:20、0:21
Assembler 1:13、1:29
TimeQuest Timing Analysis 0:21、0:18


■結果詳細1
[1]:
Flow Status Analyzed - Sun Dec 11 19:34:12 2011
Quartus II 64-Bit Version 11.1 Build 173 11/01/2011 SJ Full Version
Revision Name niosii_ethernet_standard_3c25
Top-level Entity Name top_level
Family Cyclone III
Device EP3C25F324C8
Timing Models Final
Total logic elements 20,258 / 24,624 ( 82 % )
Total combinational functions 17,077 / 24,624 ( 69 % )
Dedicated logic registers 12,394 / 24,624 ( 50 % )
Total registers 12501
Total pins 75 / 216 ( 35 % )
Total virtual pins 0
Total memory bits 187,937 / 608,256 ( 31 % )
Embedded Multiplier 9-bit elements 8 / 132 ( 6 % )
Total PLLs 2 / 4 ( 50 % )

Setup違反
eth_std_main_system_inst|sdram|eth_std_main_system_sdram_controller_phy_inst|eth_std_main_system_sdram_phy_inst|eth_std_main_system_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] -12.783 -8635.535

[2]:
Flow Status Analyzed - Sun Dec 11 20:46:22 2011
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Web Edition
Revision Name niosii_ethernet_standard_3c25
Top-level Entity Name top_level
Family Cyclone III
Device EP3C25F324C8
Timing Models Final
Total logic elements 20,095 / 24,624 ( 82 % )
Total combinational functions 17,007 / 24,624 ( 69 % )
Dedicated logic registers 12,241 / 24,624 ( 50 % )
Total registers 12348
Total pins 75 / 216 ( 35 % )
Total virtual pins 0
Total memory bits 187,937 / 608,256 ( 31 % )
Embedded Multiplier 9-bit elements 8 / 132 ( 6 % )
Total PLLs 2 / 4 ( 50 % )

Setup違反
eth_std_main_system_inst|sdram|eth_std_main_system_sdram_controller_phy_inst|eth_std_main_system_sdram_phy_inst|eth_std_main_system_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] -15.626 -10413.310

■コンパイル時間2([1]+<1>+<2>)
合計1秒しか結果変わらず。


■結論(1回づつしかコンパイルやってないし、デザイン構成にも寄ると思うが)

 ・回路規模に変化はほぼ無いが、Fitter品質が良く、多少のタイミング違反改善が
  期待出来る。

 ・Subscriptionの利点は、64bit版が使えて、オプションでCPU Core数を増やすと、
  Fitter時間が大幅に早くなる。約半分。それ以外の時間はほぼWeb Editionと同等。

 ・ただ、もっと回路規模が大きくなり、Fitter時間が大半を占めるようだと、Subscription版
  の価値が出て来るのか??
  あと、今回、デザイン修正無しに、連続してコンパイルボタン押してるけど、変更された箇所
  のみ再コンパイルする機能(Partition??)の有無でどれだけSubscription版が有力
  かは分からない。
  ただ、これを見ただけだと、20万円以上も出して有償版を買う気にはなれない。

 ・あと気になるのは、NiosII /fを使うに当たり、有償版買って無いので、使用時間制限の
  ある、*_time_limited.sofに現状なってる。
  そのため、回路内には自動的に、altera_reserved_clockで駆動される(と理解してる)
  時間管理回路が挿入される。この回路のremoval_clock違反が消せない事に困る事が
  良くあるが、有償版にしてこの回路が無くなると、タイミング収束性が良くなったりしないかな?

  (上にもコピーして載せてるが、Setup違反が消えなくて困ってる。最高100MHzのバスだし、
   そんなSlave多くないと思ってるので、Setup違反改善するポイントあると思うのだが・・・)
スポンサーサイト



カレンダー
11 | 2011/12 | 01
- - - - 1 2 3
4 5 6 7 8 9 10
11 12 13 14 15 16 17
18 19 20 21 22 23 24
25 26 27 28 29 30 31
累積訪問者
現在の訪問者
現在の閲覧者数:
最新記事
最新トラックバック
最新コメント
月別アーカイブ
カテゴリ
プロフィール

bobgosso

Author:bobgosso
FPGAのブログへようこそ!

検索フォーム
RSSリンクの表示
リンク
ブロとも申請フォーム

この人とブロともになる

QRコード
QRコード