FC2ブログ

[VEEK]カメラの映像を表示したい(5)(UART動作デバッグ)

あけましておめでとうございます。
このブログを見て下さる方々今年もよろしくお願いいたします。

VEEKになって以前のNEEKの環境ポーティング中。
UARTを組み込んだけど動かない。
UARTコアのベースアドレスだけ変えれば動くはずなんだけど、おかしいなーと思い、
Simulationやってみた。

けど、Qsysで生成されるVerilogとSystem Verilogのモデルを使って、
コンパイルはパスしたが、Loadの所で、cpuだけうまく行かない。

.vのVerilogモデルを使うと、カスタム命令のポートが無い、と指摘されて、
上位階層との接続でエラー。
そして、.voのVerilogネットリストを使うと、以下のエラーが。

#eth_std_main_system/simulation/submodules/eth_std_main_system_cpu.vo \
# ** Error: (vsim-10000) eth_std_main_system/simulation/submodules/eth_std_main_system_cpu.vo(5980): Unresolved defparam reference to 'width_eccstatus' in n01iOlO.width_eccstatus.
# Region: /tb_top_level/DUT/eth_std_main_system_inst/cpu


どちらかと言うと.voの方をこちょこちょして何とかloadまで上手くやりたい
とこだけど、ふと、VEEKになってから外部システムリセットをH固定(非アクティブ)
にしたままだった事を思い出し、外部SWに割り当て。
HWダウンロードして、SWダウンロード前までリセット状態にしておく。
(リセットかかってると、HWはダウンロード出来ても、SWはNGだから)

加えて、NiosII /fコアでキャッシュ使ってるから、UARTレジスタへの
アクセスはIORD_32DIRECTやIOWR_32DIRECTを使う事を思い出した。

この2つをやって、ようやくUART通信をTeraTermで確認できた。
スポンサーサイト



カレンダー
12 | 2012/01 | 02
1 2 3 4 5 6 7
8 9 10 11 12 13 14
15 16 17 18 19 20 21
22 23 24 25 26 27 28
29 30 31 - - - -
累積訪問者
現在の訪問者
現在の閲覧者数:
最新記事
最新トラックバック
最新コメント
月別アーカイブ
カテゴリ
プロフィール

bobgosso

Author:bobgosso
FPGAのブログへようこそ!

検索フォーム
RSSリンクの表示
リンク
ブロとも申請フォーム

この人とブロともになる

QRコード
QRコード