fc2ブログ

[VEEK]カメラの映像を表示したい(10)(tPAD I/F回路作成)

Terasic版VEEKで使われているLCDをtPADを呼ぶそうな。
tPADの仕様はhttp://bobgosso.blog13.fc2.com/blog-entry-149.htmlに書いた。

下の表は、現時点での設定メモ。順番は画像データの転送流れ順。
tPADにチラチラ画像が映りはしたが、ブレてるし、画面も滅茶苦茶。
画面がブレてるのはVideo Sync Generatorのパラメータが間違ってるか、
画像転送が間に合ってないのだろう。

Qsys: Scatter-Gather DMA Controller
Transfer mode Memory To Stream
Enable bursting on descriptor read master OFF
Allow unaligned transfers OFF
Enable burst transfers OFF
Avalon MM data master byte reorder mode No Reordering
Data Width 64
Source error width 0
Sink error width 0(fixed)
Data transfer FIFO depth 32(fixed)

        ↓

Qsys: Avalon-ST Timing Adapter
Support Backpressure with the ready signal (input) ON
Ready Latency (input) 0
Include Valid Signal (input) ON
Support Backpressure with the ready signal (output) ON
Ready Latency (output) 1
Include Valid Signal (output) ON
Data Bits Per Symbol (common) 8
Include Packet Support ON
Include Empty Signal AUTO
Data Symbols per Beat 8
Channel Signal Width(bits) 0
Max Channel 0
Error Signal Width(bits) 0
Error Signal Description nothing

        ↓

Qsys: On-Chip FIFO Memory
SingleResetMode OFF
Depth 1024
Allow Backpressure ON
Clock setting Dual clock mode
FIFO implementation Construct FIFO from embedded memory blocks
Create status interface for input OFF
Create status interface for output OFF
Input type AVALONST_SINK
Output type AVALONST_SOURCE
Data width 32(fixed)
Bits per symbol 8
Symbols per beat 8
Error width 0
Channel width 0
Enable packet data ON

        ↓

Qsys: Avalon-ST Timing Adapter
Support Backpressure with the ready signal (input) ON
Ready Latency (input) 1
Include Valid Signal (input) ON
Support Backpressure with the ready signal (output) ON
Ready Latency (output) 0
Include Valid Signal (output) ON
Data Bits Per Symbol (common) 8
Include Packet Support ON
Include Empty Signal AUTO
Data Symbols per Beat 8
Channel Signal Width(bits) 0
Max Channel 0
Error Signal Width(bits) 0
Error Signal Description nothing


        ↓

Qsys: Avalon-ST Data Format Adaptor
Data Symbols per Beat(input) 8
include Empty Signal (input) AUTO
Data Symbols per Beat(output) 4
include Empty Signal (input) AUTO
Data Bits Per Symbol (common) 8
include Packet Support ON
Channel Signal Width(bits) 0
Max Channel 0
Ready Latency 0
Error Signal Width(bits) 0
Error Signal Description nothing

        ↓

Qsys:Pixel Converter
Source Symbol Per Beat 1

        ↓

Qsys:Video Sync Generator
Data Stream Bit Width 24
Beats per Pixel 3
Number of Columns 800
Number of Rows 600
Horizontal Blank Pixels 88
Horizontal Front Porch Pixels 40
Horizontal Sync Pulse Pixels 128
Horizontal Sync Pulse Polarity0
Vertical Blank Lines 23
Vertical Front Porch Lines 1
Vertical Sync Pulse Lines 4
Vertical Sync Pulse Polarity 0
Total Horizontal Scan Pixels 1056
Total Vertical Scan Lines 628


ちなみに、NEEKの時のVideo Sync Generatorは以下。
Qsys:Video Sync Generator
Data Stream Bit Width 8
Beats per Pixel 3
Number of Columns 800
Number of Rows 480
Horizontal Blank Pixels 216
Horizontal Front Porch Pixels 40
Horizontal Sync Pulse Pixels 1
Horizontal Sync Pulse Polarity0
Vertical Blank Lines 35
Vertical Front Porch Lines 10
Vertical Sync Pulse Lines 1
Vertical Sync Pulse Polarity 0
Total Horizontal Scan Pixels 1056
Total Vertical Scan Lines 525
スポンサーサイト



カレンダー
12 | 2012/01 | 02
1 2 3 4 5 6 7
8 9 10 11 12 13 14
15 16 17 18 19 20 21
22 23 24 25 26 27 28
29 30 31 - - - -
累積訪問者
現在の訪問者
現在の閲覧者数:
最新記事
最新トラックバック
最新コメント
月別アーカイブ
カテゴリ
プロフィール

bobgosso

Author:bobgosso
FPGAのブログへようこそ!

検索フォーム
RSSリンクの表示
リンク
ブロとも申請フォーム

この人とブロともになる

QRコード
QRコード