FC2ブログ

[NEEK]NiosIIデバッグ方法調査 っと思ったら動いた

SSRAMにプログラムを配置して今までやってきて、この前まではLEDチカチカくらい動いてた。
でも以下記事の時あたりからLEDチカチカすら動かない。
http://bobgosso.blog13.fc2.com/blog-entry-160.html

プログラムはUARTの割り込みハンドラとLEDチカチカの動作くらいなのに。
HWでタイミング違反が出てないのに(厳密にはaltera_reserved_tckのRemoval違反出てるが。
でもこのエラーは時間制限付きIPの時間管理回路のエラーだから無視して良いとかいう情報が。)
LEDチカチカすら動かないと、どこをどうデバッグして良いのか分からない。

デバッグするネタが尽きたので、NiosII SBTのDebug Asから使えるデバッグ機能の使い方を調査。
NiosII e/でJTAG DEBUGモジュールはLevel1が問題なのか、
「xxxx(どっかにメモった。後で探す。.gdb not foundって感じのエラーだったかな?)」
というエラーがDebug Asから起動時に出る。
そもそも使い方を知らないので、何がどうなればOKなのかは知らない。
まずそこが大問題な気もするが、分かり易い資料も見つからないし、趣味のレベルでがっつり
英語マニュアル読むのはちょっと・・・・

とりあえず、未搭載で突っ込まれるのはイヤなので、NiosII f/でDebug回路Level4を搭載してみる。
QsysのNiosII設定画面でJTAG DEBUGモジュールをLevel4にする。
するとこんなエラーが。

Error: System.nios2_0: Can't generate 2X sampling clock signal due to limited number of PLLs in this device family. Please connect 2X sampling clock manually



これをぐぐってみようと思ってたら、平行して、プログラムメモリをSSRAMからDDR SDRAMへ変えて
インプリしてた結果が出て、LEDチカチカとUARTが動いた。
っという事でこのまま、本来のSW動作になるよう、ソースをちょこちょこ追加して行くことに。
SGDMAでVRAM(DDR) to LCDへの設定してみたら成功してチラチラ画面出た。
VRAMとしてDDR使ってるのにプログラムメモリとしても使ってるので、DDRからのReadが
間に合ってないようで、画面は砂嵐。

irq setting done.0
pic_viewer descriptor Success.0
------------------------------------------0
SGDMA LCD DESC: SRC =4100000
SGDMA LCD DESC: DESTI =0
SGDMA LCD DESC: NEXT DESC =2109020
SGDMA LCD DESC: BYTE TO TX = ・bf2
SGDMA LCD DESC: ACT BYTE TX =84002bf2
SGDMA LCD DESC: STAT =84002bf2
SGDMA LCD DESC: CTRL =84002bf2
------------------------------------------0




Debug機能の使い方調べる前から、またSTOPしてしまったが。また次の機会に。
プログラムメモリ変えて動いたんだからSSRAM I/F回路のインプリがミスってるんだろうと思う。

・SSRAMのSDC、qsf設定はNEEK公式のサンプルデザインから流用。
・いくつかサンプルデザイン見たけど共通の設定なので、制約は正しいと思う。
・すると、実はSDC制約が当たってないのでは?
・Report Ignored Constraintでは、指摘されてない。
・SSRAM外部ポートの実レポートを取得してみる事にする。
スポンサーサイト



カレンダー
02 | 2012/03 | 04
- - - - 1 2 3
4 5 6 7 8 9 10
11 12 13 14 15 16 17
18 19 20 21 22 23 24
25 26 27 28 29 30 31
累積訪問者
現在の訪問者
現在の閲覧者数:
最新記事
最新トラックバック
最新コメント
月別アーカイブ
カテゴリ
プロフィール

bobgosso

Author:bobgosso
FPGAのブログへようこそ!

検索フォーム
RSSリンクの表示
リンク
ブロとも申請フォーム

この人とブロともになる

QRコード
QRコード