FC2ブログ

[Nios SBT]ModelSimシミュレーション用テストベンチ所在

Qsys構成もエラー無くできて来たのでシミュレーションを試みた。
けど、Nios SBTのプロジェクトの右クリックメニューからRun As > NiosII ModelSim
でシミュレーションしても動作してない。

PLLのAsync Reset信号がOpenなのが原因でクロックが動いてないようだ。
テストベンチの中身見てみる。
ファイル名を試しにわざと変えたらエラー出たのでありかは以下だった。

# ** Error: (vlog-7) Failed to open design unit file "C:/user/work/neek/audio/neek_audio/testbench/neek_audio_tb/simulation/neek_audio_tb.v" in read mode.



(2013/2/3追記)
NiosII SBTでModelSim起動してシミュレーションすると、ALTPLLのAsync Reset
がほっとかれて、動作しない。
テストベンチの問題なんだけど、QsysでAsync Resetを外部ポートに出しても
出さなくても、結局同じ原因でPLLからクロックが出てこない。

解決策が見付からないので、テストベンチを修正。

neek_audio/testbench/neek_audio_tb/simulation/neek_audio_tb.v

reg areset ;
neek_audio neek_audio_inst (
  :
    .altpll_areset_export (areset),
  :
initial begin
areset = 1'b1 ;
#1000 ;
areset = 1'b0 ;
end



ModelSim起動してみてもやたら遅く、こんなMSGが。前はこんなん無かったな。

# Loading altera_ver.PRIM_GDFF_LOW
# ** Warning: Design size of 177 instances exceeds ModelSim ALTERA recommended capacity.
# This may because you are loading cell libraries which are not recommended with
# the ModelSim Altera version. Expect performance to be adversely affected.


あまりに遅いんでNios込みのSimは遅さに耐えれそうにないな。

VeritakはSystem Verilogにまだ未対応なのか。
フリーでいうと、IcarusがVerilogとSystem Verilog対応してるって書いてあるけど、
ダウンロードFTPサイトへアクセス出来ない。どうしたもんか・・
スポンサーサイト
カレンダー
01 | 2013/02 | 03
- - - - - 1 2
3 4 5 6 7 8 9
10 11 12 13 14 15 16
17 18 19 20 21 22 23
24 25 26 27 28 - -
累積訪問者
現在の訪問者
現在の閲覧者数:
最新記事
最新トラックバック
最新コメント
月別アーカイブ
カテゴリ
プロフィール

bobgosso

Author:bobgosso
FPGAのブログへようこそ!

検索フォーム
RSSリンクの表示
リンク
ブロとも申請フォーム

この人とブロともになる

QRコード
QRコード