fc2ブログ

[Quartus]I/Oブロックへのレジスタパッキング

評価キット: Terasic DE2-115
FPGA開発ツール: Quartus Prime 21.1.0

SDR SDRAM関連の信号をFPGAのI/Oブロックに配置したい。
信号間のスキューをそろえるため。必要無いかもしれないけど。

■INTEL(ALTERA)

IOブロックへのレジスタパッキング
http://zakii.la.coocan.jp/hdl/41_ioreg.htm
古い情報かもしれないけど、

どうやるんだっけ?
RTL内でI/Oセルを呼び出して、明示的にやる方法あったような?


■AMD(Xilinx)

Xilinxの場合はDDR2動かすために、ODDR2を使えば良かったと記憶。

Spartan-6のODDRの問題(少し進展)
http://nahitafu.cocolog-nifty.com/nahitafu/2009/09/index.html
スポンサーサイト



カレンダー
10 | 2022/11 | 12
- - 1 2 3 4 5
6 7 8 9 10 11 12
13 14 15 16 17 18 19
20 21 22 23 24 25 26
27 28 29 30 - - -
累積訪問者
現在の訪問者
現在の閲覧者数:
最新記事
最新トラックバック
最新コメント
月別アーカイブ
カテゴリ
プロフィール

bobgosso

Author:bobgosso
FPGAのブログへようこそ!

検索フォーム
RSSリンクの表示
リンク
ブロとも申請フォーム

この人とブロともになる

QRコード
QRコード