fc2ブログ

[NEEK][Mico32]Video Sync Generator設定

Qsys生成のRTLはActive-HDL Student Editionでコンパイル出来たようだが、Simulation実行時に
エラーが出てしまって、原因わからないので断念。
かと言っても、Qsys生成RTLを使ってるとSimulationが遅過ぎて作業が進まないので、
以前Xilinx ML501でいじってた回路で遊ぶことに。

ちなみに、ModelSim ASEが遅いと思ったが、Qsysで作った回路ほど遅くなく、
元々のXilinx用回路構成で70685ns/分というスピードだった。
主にRAM/FIFOをAltera版に変えて、エラーが消えた時点でVeritakでもやってみたが、
この回路ではModelSim ASEの方が早かった。正確ではないが、ざっと2~3倍くらいの差だったかな。

まずはNEEK LCDへカラーバーでも表示したい。

以前も書いたが、NEEKの時のVideo Sync Generatorは以下。
Qsys:Video Sync Generator
Data Stream Bit Width 8
Beats per Pixel 3
Number of Columns 800
Number of Rows 480
Horizontal Blank Pixels 216
Horizontal Front Porch Pixels 40
Horizontal Sync Pulse Pixels 1
Horizontal Sync Pulse Polarity0
Vertical Blank Lines 35
Vertical Front Porch Lines 10
Vertical Sync Pulse Lines 1
Vertical Sync Pulse Polarity 0
Total Horizontal Scan Pixels 1056
Total Vertical Scan Lines 525
スポンサーサイト



コメントの投稿

非公開コメント

カレンダー
02 | 2024/03 | 04
- - - - - 1 2
3 4 5 6 7 8 9
10 11 12 13 14 15 16
17 18 19 20 21 22 23
24 25 26 27 28 29 30
31 - - - - - -
累積訪問者
現在の訪問者
現在の閲覧者数:
最新記事
最新トラックバック
最新コメント
月別アーカイブ
カテゴリ
プロフィール

bobgosso

Author:bobgosso
FPGAのブログへようこそ!

検索フォーム
RSSリンクの表示
リンク
ブロとも申請フォーム

この人とブロともになる

QRコード
QRコード