FC2ブログ

[Veritak]define記述を考慮して関係RTL部のみ出力 > こんな機能無かったかな?

Mico32ソース追ってると、defineによる記述分岐が多いので追うのが疲れる。
ifdefとかで無関係な記述を除外したソースを再生成する機能あったような気がしたが・・・見つからない。
スポンサーサイト



コメントの投稿

非公開コメント

カレンダー
01 | 2020/02 | 03
- - - - - - 1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 29
累積訪問者
現在の訪問者
現在の閲覧者数:
最新記事
最新トラックバック
最新コメント
月別アーカイブ
カテゴリ
プロフィール

bobgosso

Author:bobgosso
FPGAのブログへようこそ!

検索フォーム
RSSリンクの表示
リンク
ブロとも申請フォーム

この人とブロともになる

QRコード
QRコード